元件封裝技術(shù)的創(chuàng)新步伐從未如今日這般高速並且有趣。以往的資訊經(jīng)是由導(dǎo)線傳送，而近年來，各種3D互連技術(shù)在封裝中直接將構(gòu)件相連接。隨著3D互連密度呈指數(shù)級(jí)別的增長，線寬需要微縮至5μm或者更低(窄)。然而，目前的3D-SIC（3D堆疊IC）的互連技術(shù)並不能支持這樣高的密度。如圖1所示，通過並行的晶圓前段製程，並結(jié)合晶圓到晶圓（W2W）接合和極度晶圓薄化步驟，以及採用3D-SOC（3D系統(tǒng)晶片）整合技術(shù)方案，則可以讓3D互連密度提升。
| 圖1 : 針對(duì)3D-SOC應(yīng)用的介電層晶圓至晶圓接合的整合方案。圖左至圖右分別為：上下晶圓對(duì)準(zhǔn)、接合、薄化並進(jìn)行下一步製程，例如TSV（矽穿孔）的後穿孔蝕刻、穿孔、導(dǎo)線和RDL（線路重佈技術(shù)）。 |
|
在極度晶圓薄化製程的探索和開發(fā)過程中，文獻(xiàn)[1]和[2]中針對(duì)5μm的最終矽（Si）厚度規(guī)格，對(duì)不同的薄化技術(shù)，如研磨、拋光和蝕刻進(jìn)行了評(píng)估。為了比較這些薄化技術(shù)，文獻(xiàn)中還定義了作為成功的薄化製程必須遵循的多項(xiàng)標(biāo)準(zhǔn)。首先，跨晶圓的最終Si厚度（FST）必須在一定的限度之內(nèi)，這樣才可以保證諸如一個(gè)穩(wěn)定的後穿孔蝕刻製程，並且到達(dá)正確的導(dǎo)線層。
其次，薄化製程不應(yīng)該對(duì)頂端的晶圓造成跨晶圓的Si損害，尤其是在晶圓邊緣，因其將直接損害完整晶圓堆疊的 良率。最後，晶圓表面奈米形狀（NT），形狀和平坦度必須在掌控之中，以便在超過N = 2的多晶圓疊層時(shí)可以確保隨後的W2W接合。為了讓我們能夠執(zhí)行這些具有挑戰(zhàn)性的標(biāo)準(zhǔn)，所使用的量測(cè)系統(tǒng)必須可以應(yīng)對(duì)距離晶圓邊緣1 - 2mm的先前被認(rèn)為“最無關(guān)緊要”的晶圓區(qū)域。晶圓邊緣的表徵也必須在薄化後與圖案化晶圓的形狀 同時(shí)進(jìn)行，以確保達(dá)到最佳的晶圓良率。
本文將介紹在極度晶圓薄化製程的探索和開發(fā)過程中所使用的在線量測(cè)方法。這些量測(cè)工具所提供的結(jié)果使我們能夠發(fā)現(xiàn)如何改進(jìn)極度晶圓薄化的製程。同樣的量測(cè)技術(shù)可以用於驗(yàn)證製程的改進(jìn)，並在製程用於批量生產(chǎn)之後監(jiān)控其穩(wěn)定性。
量測(cè)方法
晶圓級(jí)干涉測(cè)量
為了測(cè)量FST、晶圓表面形狀和NT，我們使用了圖案化晶圓幾何系統(tǒng)（KLA-Tencor公司的WaferSightPWG）。這是採用雙重Fizeau的干涉測(cè)量系統(tǒng)，同時(shí)以解析度測(cè)量有圖案的晶圓正反面的高度。在測(cè)量時(shí)，晶圓垂直放置以減少重力引起的形變。晶圓正反面同時(shí)以「拍照」方式一次測(cè)量, 從而獲得所有訊息:表面形狀,平坦度和邊緣塌邊(edge roll-off)。
該量測(cè)儀專為測(cè)量晶圓表面形狀而設(shè)計(jì)製造並且具有1nm測(cè)量精度，過去在文獻(xiàn)[3]和[4]中已經(jīng)被用於判斷晶圓表面形狀對(duì)CMP的影響，並確定CMP製程之後全晶圓的NT [5]。全晶圓NT可進(jìn)一步區(qū)分在單個(gè)晶片範(fàn)圍?,並且針對(duì)每個(gè)晶片給出範(fàn)圍或峰谷值（PV）。
在本文中，圖案化晶圓表面形狀（PWG）系統(tǒng)在W2W接合和極度晶圓薄化期間被用於測(cè)量多個(gè)步驟之後的晶圓厚度，由此得出頂端晶圓在薄化之後的最終Si厚度。相對(duì)於之前採用電容式感測(cè)器所測(cè)量的晶圓絕對(duì)厚度, PWG提供的厚度結(jié)果是通過幹涉測(cè)量得出的晶圓相對(duì)厚度變化。該量測(cè)儀可以以高解析度提供晶圓厚度測(cè)量的2D和3D圖像，正如圖2所示。
| 圖2 : 在W2W接合之後所測(cè)量的3D（左）和2D（右）彩色晶圓堆疊厚度測(cè)量圖像，頂端晶圓被極度晶圓薄化至5μm。 |
|
晶圓邊緣檢測(cè)與量測(cè)
本文中所採用的全表面晶圓檢測(cè)和量測(cè)系統(tǒng)（KLA-Tencor公司的CIRCL-AP）包含一個(gè)邊緣檢測(cè)模塊。該模塊採用：（1）圍繞晶圓晶邊旋轉(zhuǎn)的激光掃描設(shè)置;和（2）橫向邊緣輪廓照相機(jī)，當(dāng)晶圓旋轉(zhuǎn)時(shí)可以獲取晶圓邊緣的圖像。激光掃描包括激光、多通道光學(xué)元件和光電探測(cè)器/光電倍增管（PMT）。
橫向邊緣輪廓圖像用於測(cè)量和量化邊緣形狀和邊緣修邊尺寸（見圖3）。基於邊緣形狀，計(jì)算出採用輪廓校正的旋轉(zhuǎn)光學(xué)器件的最佳軌跡，以確保在晶圓樣品上使用適當(dāng)?shù)娜肷涔鈦K獲得良好的信噪比。
| 圖3 : SEMI標(biāo)準(zhǔn)的晶圓邊緣形狀（左）和可以控制和測(cè)量的邊緣修邊輪廓（右）的橫向圖像。 |
|
旋轉(zhuǎn)激光掃描儀同時(shí)使用明場(chǎng)、暗場(chǎng)和相位對(duì)比模式進(jìn)行邊緣的檢測(cè)和量測(cè)，以捕獲多種晶圓邊緣缺陷類型，靈敏度可以達(dá)到0.5μm。該系統(tǒng)可以從包括晶圓邊緣的所有區(qū)域，即近邊緣（5mm）的晶圓頂部和底部、上下晶邊以及頂點(diǎn)以不同的對(duì)比度模式獲取圖像。 圖4顯示了包括凹槽在內(nèi)的全晶圓邊緣檢測(cè)圖像的一部分。
| 圖4 : 明場(chǎng)邊緣檢測(cè)圖像的一部分，顯示了晶圓頂部和底部近邊緣（5mm）、上下晶邊以及頂點(diǎn)（圖像右側(cè)可以注意到凹槽） |
|
檢測(cè)基本上是通過比較切線上的相鄰像素來進(jìn)行的。當(dāng)像素的對(duì)比度或灰度值的差值超過某個(gè)用戶定義的閾值就被認(rèn)為是缺陷的一部分。通過使用基於規(guī)則的缺陷分類技術(shù)，並通過定義關(guān)鍵區(qū)域和檢測(cè)區(qū)域，就可以通過實(shí)施的缺陷分類策略來實(shí)現(xiàn)高精度和純度的關(guān)鍵缺陷的分類。
量測(cè)偵測(cè)徑向線上的邊緣過度區(qū)，可以表徵晶圓邊緣上的層、膜或者其它線性特徵的覆蓋、同心度和均勻性。
前側(cè)檢查
全表面晶圓檢測(cè)和量測(cè)系統(tǒng)還包含一個(gè)前側(cè)檢測(cè)模塊，它使用：（1）延時(shí)積分（TDI）技術(shù)以及並行的明場(chǎng)（BF）和暗場(chǎng)（DF）檢測(cè)通道;（2）明亮的LED照明確保精度和穩(wěn)定性;以及（3）一組通過程式可選用的光學(xué)物鏡，以提供不同的橫向解析度。
TDI照相機(jī)偵測(cè)薄化的Si頂表面和底表面的干涉訊號(hào)。圖5顯示了一個(gè)這種邊緣的例子。前側(cè)檢測(cè)模塊使用三個(gè)照明顏色（RGB），並產(chǎn)生三組干涉訊號(hào)，每組訊號(hào)具有其自己的特徵幅度和頻率。通過分析這些訊號(hào)，可以確定薄化晶圓邊緣處的Si厚度。正面檢測(cè)模組的高解析度光學(xué)元件能夠在邊緣快速下降時(shí)進(jìn)行精確的厚度測(cè)量。
| 圖5 : CIRCL-AP前側(cè)檢測(cè)模組檢測(cè)到的干擾訊號(hào)的一個(gè)例子。條紋用於確定晶圓邊緣處的Si厚度。 |
|
結(jié)果
邊緣缺陷率
使用邊緣缺陷檢測(cè)和分類，可以針對(duì)磨削引起的損傷，邊緣切割和分層對(duì)晶圓薄化製程順序進(jìn)行比較，並通過微調(diào)製程將關(guān)鍵缺陷的數(shù)量降至最低。
圖6顯示了經(jīng)過兩種不同薄化製程順序的晶圓的自動(dòng)化邊緣缺陷檢測(cè)的結(jié)果。通過將檢測(cè)區(qū)域放置在關(guān)鍵區(qū)域，即在頂端的薄化晶圓的晶圓邊緣附近，並且通過指定缺陷分類規(guī)則，檢測(cè)儀偵測(cè)到邊緣缺口，並相應(yīng)地對(duì)其進(jìn)行高精度分類。通過方法A所薄化的晶圓上檢測(cè)到的邊緣缺口的數(shù)量顯著高於通過方法B所薄化的晶圓上邊緣缺口的數(shù)量。使用方法B薄化晶圓時(shí)，邊緣完整性保持得更好。製程步驟的細(xì)節(jié)請(qǐng)參見文獻(xiàn)[1]。
| 圖6 : 用以比較極度晶圓薄化製程步驟的邊緣缺陷檢查結(jié)果。薄化方法A（左）在薄化後顯示出比方法B（右）更多的邊緣缺口缺陷數(shù)量。 |
|
當(dāng)進(jìn)一步探索薄化方法B時(shí)，詳細(xì)的邊緣檢查顯示，除了正常的晶圓變薄之外，薄化製程順序還引起了頂端晶圓的橫向收縮，導(dǎo)致來自底部的載體晶圓的圖案曝光，這可以圖6的右側(cè)檢測(cè)圖像上看到。
全晶圓厚度
極度晶圓薄化製程中最關(guān)鍵的因素是精確控制FST及其變化，3σ重複性最大值為50nm，以獲得小於或等於0.1的精密度與允差比。FST由PWG測(cè)量，並且根據(jù)下面的等式得出: 接合和薄化後的堆疊晶圓測(cè)量厚度減去底部晶圓的測(cè)量厚度。
FST(x,y)= #2(x,y)- #1(x,y)- 2 x 0.59
該方程的不同組成如圖7所示。厚度＃2（x，y）是W2W接合和薄化後總堆疊的厚度。厚度＃1（x，y）是底部晶圓的厚度。最後，為了了解頂端晶圓的FST，還要從中減去頂端和底端晶圓上電介質(zhì)的厚度。該厚度假設(shè)為定值，因?yàn)榕cFST的變化相比，電介質(zhì)厚度的變化可以忽略不計(jì)。
| 圖7 : 頂端晶圓極度薄化後的永久性接合晶圓對(duì)的橫截面。FST是總堆疊的測(cè)量厚度中減去底端晶圓的測(cè)量厚度和電介質(zhì)層厚度。 |
|
圖8顯示了在薄化製程之後PWG所測(cè)量的頂端Si層的厚度分佈。FST從中心至邊緣處大約有2μm的變化，在接近晶圓邊緣時(shí)有很強(qiáng)的梯度變化。在晶圓邊緣與晶圓邊緣2mm之間，採用標(biāo)準(zhǔn)晶圓量測(cè)工具來測(cè)量厚度輪廓變得很困難。這是由於機(jī)臺(tái)所採用的晶圓邊緣排除以及量測(cè)波長在特定厚度的Si引起的不透光性。CIRCL-AP用於研究頂端晶圓的邊緣輪廓以完成FST的全晶圓表徵。結(jié)果詳情請(qǐng)參見以下章節(jié)。
| 圖8 : 頂端晶圓沿晶圓的X（藍(lán)色）和Y（紫色）軸的FST曲線。FST從中心至邊緣有約2μm的變化，在接近晶圓邊緣時(shí)具有很強(qiáng)的梯度。 |
|
如圖9所示，PWG測(cè)量結(jié)果與基於橢偏儀的標(biāo)準(zhǔn)測(cè)量結(jié)果具有明顯的相關(guān)性。與橢偏儀相比，PWG的優(yōu)勢(shì)是可以測(cè)量晶圓上更多的點(diǎn)並達(dá)到更高產(chǎn)量，對(duì)於包含圖案的3D-SOC W2W晶圓接合的複雜堆疊，其結(jié)果也更可靠。
| 圖9 : PWG和標(biāo)準(zhǔn)橢偏儀的量測(cè)結(jié)果之間的相關(guān)性。 |
|
邊緣量測(cè)
對(duì)於薄化之後的接合晶圓組的晶圓邊緣輪廓，由於頂部晶圓在接合之前的邊緣修邊（見圖10），預(yù)期頂端晶圓的FST會(huì)階梯式逐步減小。然而，當(dāng)接近晶圓邊緣時(shí)，F(xiàn)ST顯示出更為緩慢的降低。
| 圖10 : 邊緣輪廓圖像：（a）在薄化之前經(jīng)過邊修邊剪的頂端晶圓置於底端晶圓之上; 和（b）極度晶圓薄化之後。圖像（c）顯示預(yù)期FST在邊緣修邊時(shí)的階梯逐步減小（虛線），但實(shí)際觀察並非如此。相反，F(xiàn)ST提前開始降低（從藍(lán)點(diǎn)）到零FST（綠點(diǎn)）。 |
|
如圖11所示，CIRCL-AP能夠利用邊緣量測(cè)功能，檢測(cè)並報(bào)告最終的Si厚度開始減小的半徑。在對(duì)頂端晶圓進(jìn)行0.5mm寬度的邊緣修邊時(shí)，預(yù)計(jì)可以看到頂端晶圓的頂部表面的均勻區(qū)域會(huì)延伸到半徑約為149.5mm。然而，實(shí)際從半徑147.5mm，F(xiàn)ST已經(jīng)開始向晶圓邊緣減小，這是在討論圖6所示結(jié)果時(shí)提到過的橫向收縮。
| 圖11 : FST從半徑147.5mm（藍(lán)點(diǎn)）處開始減小，到半徑149.5mm的邊緣修邊寬度（綠點(diǎn)）周圍的達(dá)到零厚度。 |
|
邊緣厚度
這個(gè)橫向收縮通過使用CIRCL-AP的前側(cè)檢測(cè)模塊，進(jìn)行以晶圓邊緣為重點(diǎn)的詳細(xì)厚度測(cè)量得到進(jìn)一步的確認(rèn)。具有量測(cè)能力（計(jì)量檢測(cè)）的檢測(cè)儀器可以顯示厚度分佈，並如圖12所示，可以將厚度的減少量化為晶圓半徑R和角度θ的函數(shù)。從3μm到0μm處可以看到厚度逐漸減小，顯示在距邊緣2mm的環(huán)形內(nèi)沒有Si留存，而初始邊緣修邊寬度僅為0.5mm。
| 圖12 : FST的減少表示為θ角的晶圓半徑R的函數(shù)。在距邊緣處2mm的環(huán)中沒有Si留存，而初始邊緣修邊寬度距離晶圓邊緣是0.5mm。 |
|
製程改進(jìn)
頂端晶圓的FST輪廓和邊緣形狀通過使用前文所描述的量測(cè)技術(shù)進(jìn)行表徵。為了實(shí)現(xiàn)穩(wěn)定可靠的後穿孔製程並實(shí)現(xiàn)多晶圓堆疊，F(xiàn)ST的變化需要低於1μm，並且需要將橫向的收縮減到最低。通過應(yīng)用不同的硬件配置、製程調(diào)整，並使用本文所述的量測(cè)技術(shù)來驗(yàn)證結(jié)果是否達(dá)到要求，優(yōu)化晶圓薄化製程步驟的工作仍然在進(jìn)行中。
結(jié)論
我們已經(jīng)展示了兩種互補(bǔ)的量測(cè)儀的特性來表徵極度晶圓薄化製程的能力。這個(gè)量測(cè)儀組合還可以在量產(chǎn)環(huán)境中用以高產(chǎn)率來控制性能。在線AFM等技術(shù)可以協(xié)助進(jìn)一步的偏移分析。對(duì)於3D-SOC整合技術(shù)方案，當(dāng)Si減薄至5μm以下時(shí)，會(huì)出現(xiàn)多種挑戰(zhàn)，因而需要不同的測(cè)量技術(shù)來表徵整個(gè)晶圓的最終Si厚度。當(dāng)進(jìn)一步縮小3D互連尺寸並增加其密度時(shí)，對(duì)最終Si厚度以及總厚度變化（TTV）的良好控制將變得更加重要。
（本文作者M(jìn).Liebens,A.Jourdain, J.De Vos,T.Vandeweyer,A.Miller,E.Beyne任職於imec公司,Leuven,Belgium；S.Li,G.Bast,M.Stoerring,S.Hiebert,A.Cross任職於KLA-Tencor公司,Milpitas,California；原文發(fā)表於《第28屆年度SEMI高級(jí)半導(dǎo)體製造會(huì)議（ASMC 2017）》，Saratoga Springs, NY 2017.）
致謝
本文作者對(duì)Fumihiro Inoue，Nina Tutunjyan，Stefano Sardo和Edward Walsby表示深切的謝意，感謝他們提供用於檢測(cè)和測(cè)量的晶圓，並對(duì)結(jié)果做出解釋和討論，以及參與製程開發(fā)的早期量測(cè)。
參考文獻(xiàn)
[1] A.Jourdain,“Extreme Wafer Thinning Optimization for Via-Last Applications,” 3DIC,November 2016.
[2] F.Inoue,“Characterization of Extreme Si Thinning Process for Wafer-to-Wafer Stacking,”ECTC,May 2016.
[3] K.Freischlad,S.Tang,and J.Grenfel,“Interferometry for wafer dimensional metrology,”Proceedings of SPIE,6672,667202(2007).
[4] P.Vukkadala,K.T.Turner,and J.K.Sinha,“Impact of Wafer Geometry on CMP for Advanced Nodes,”Journal of the Electrochemical Society,158(10),p.H1002 (2011).
[5] L.Teugels,“Within-die and within-wafer CMP process characterization and monitoring using PWG Fizeau interferometry system,”ICPT,October 2016.
[6] C.Mehanian et al.,“Systems and Method for Simultaneously Inspecting a Specimen with Two Distinct Channels,”US Patent 7,782,452,issued August 2010.
