被廣泛使用於工業(yè)、汽車業(yè)及商業(yè)應(yīng)用的電動馬達，是藉由能夠變化其電力輸入功率的驅(qū)動器，來控制其力矩、速度及位置。高性能馬達驅(qū)動器可以增加效能，並提供較快及更精確的控制。先進的馬達控制系統(tǒng)結(jié)合了控制演算法、工業(yè)網(wǎng)路及使用者介面，因此它們需要額外的處理能力來即時執(zhí)行所有的工作。多晶片架構(gòu)通常會被用來實現(xiàn)現(xiàn)代的馬達控制系統(tǒng)：一個數(shù)位信號處理器（DSP）負責(zé)執(zhí)行馬達控制演算法、一個FPGA負責(zé)完成高速I/O及網(wǎng)路協(xié)定、以及一個微處理器負責(zé)管理類的處理控制。[1]
藉由諸如Xilinx Zynq All Programmable（完全可編程）SoC這類的系統(tǒng)單晶片（SOC）的出現(xiàn)， 由於結(jié)合了CPU的多功能性及FPGA的處理能力，設(shè)計者現(xiàn)在已能夠?qū)ⅠR達控制功能及額外的處理功能整合到單一的晶片中。控制演算法、網(wǎng)路及其它處理密集型功能的重擔(dān)便可轉(zhuǎn)移到可編程邏輯，而監(jiān)督控制、系統(tǒng)監(jiān)視與診斷、使用者介面、以及調(diào)試（commissioning）則可由處理單元來負責(zé)。可編程邏輯可包含平行運行的多控制核心，以便實現(xiàn)多軸機器或多控制系統(tǒng)。藉由將完整的控制器實現(xiàn)於單一晶片上，得以讓硬體設(shè)計更為容易、更可靠及更省成本。
近年來，軟體模型化及模擬工具，像是MathWorks的Simulink，已讓模型化（model-based）的設(shè)計演進到完整的設(shè)計流程─亦即從模型創(chuàng)建一直到完成。[2]這種改變工程師及科學(xué)家工作方式的模型化設(shè)計，正在將設(shè)計任務(wù)從實驗室及現(xiàn)場，移往到桌上電腦上。現(xiàn)在， 整個系統(tǒng) - 包括受控體（plant）及控制器─已可以被模型化，讓工程師能在部署到現(xiàn)場之前調(diào)整控制器的行為。這降低了損害風(fēng)險、加速了系統(tǒng)整合、並減少了對設(shè)備可用性的依賴程度。一旦控制器模型被完成， Simulink環(huán)境可自動將它轉(zhuǎn)為能夠在控制系統(tǒng)上執(zhí)行的C及HDL代碼，不但節(jié)省了時間，也避免了人工編碼的錯誤。此外，將系統(tǒng)模型連結(jié)到能夠觀察控制器在真實狀況條件中會如何動作的快速原型環(huán)境，還可進一步降低風(fēng)險。
一套可提高馬達控制性能的完整開發(fā)環(huán)境，使用到的軟體包含：由Xilinx提供用來完成控制器的Zynq SoC、由MathWorks提供用來進行模型化設(shè)計及自動代碼產(chǎn)生的Simulink、以及由ADI提供用來進行驅(qū)動系統(tǒng)快速原型建立的Intelligent Drives Kit。
Xilinx FPGA與SoC馬達控制解決方案
先進的馬達控制系統(tǒng)必須執(zhí)行控制、通信及使用者介面等工作的結(jié)合，而此每一個工作都有不同的處理頻寬需求及即時性上的限制。被選用來實現(xiàn)這類控制系統(tǒng)的硬體平臺必須堅固且具擴展性， 又同時能容許後續(xù)的系統(tǒng)改善及擴張。Zynq的完全可編程SoC實現(xiàn)了這些需求，它結(jié)合了一高性能處理系統(tǒng)與可編程邏輯，如圖1所示，此一結(jié)合提供了優(yōu)越的平行處理能力、即時性能、快速運算、及多樣性連結(jié)等特點。此SoC也整合了兩個Xilinx類比數(shù)位轉(zhuǎn)換器（XADC），以供系統(tǒng)監(jiān)視或外部類比感測器的使用。
Zynq的處理端包含了一個雙核ARM Cortex-A9處理器、一個NEON共同處理器、以及可以加速軟體執(zhí)行的浮點延展。處理系統(tǒng)負責(zé)對應(yīng)諸如監(jiān)督控制、動作控制、系統(tǒng)管理、使用者介面、及遠端維修等這些非常適於用軟體來實現(xiàn)的功能。嵌入式Linux或即時作業(yè)系統(tǒng)則可被部署以發(fā)揮系統(tǒng)的能力。自足式（self-contained）處理器可在不需設(shè)置可編程邏輯的情況下被使用，這讓軟體開發(fā)人員能夠與負責(zé)FPGA結(jié)構(gòu)設(shè)計硬體工程師平行地進行編碼。
在可編程的邏輯端，有高達444,000個邏輯元（cell）及2200個DSP片段（slice），可提供很大的處理頻寬。FPGA結(jié)構(gòu)（fabric）具有可伸縮性， 因此使用者能選用的，可從小到只有28,000邏輯元的產(chǎn)品，一路到可對應(yīng)最具挑戰(zhàn)的信號處理應(yīng)用的高端產(chǎn)品。5個AMBA-4 AXI高速互連結(jié)（interconnects）將可編程邏輯緊密地互耦到處理系統(tǒng)，提供了同等於3000pins以上的有效頻寬?？删幊踢壿嬤m合於實現(xiàn)時間緊迫且需密集處理的工作，如即時工業(yè)乙太網(wǎng)協(xié)定，且它可適應(yīng)多軸機器或多控制系統(tǒng)中的平行運作多控制核心。
Xillinx全可編程SoC解決方案及平臺，能夠符合現(xiàn)今諸如現(xiàn)場導(dǎo)向控制（field oriented control， FOC）之類的複雜控制演算法，以及諸如Xilinx與Qdesys所設(shè)計的再生（regenerative）脈衝頻率調(diào)變 [3] 之類的複雜調(diào)變體系，所要求的關(guān)鍵時序及性能。
使用MathWorks的Simulink進行模型化設(shè)計
Simulink是一種方塊圖環(huán)境，可進行多領(lǐng)域模擬及模型化設(shè)計，特別適合用來模擬包含控制演算法及受控體（plant）模型的系統(tǒng)。馬達控制演算法能調(diào)節(jié)速度、力矩、及其它參數(shù)，通常是用在精準(zhǔn)定位上。使用模擬方法來評估控制演算法，是一種判斷馬達控制設(shè)計適合性的有效方式，且能在投入昂貴的硬體測試之前，降低演算法的開發(fā)時間與成本。圖2描述了設(shè)計馬達控制演算法的有效工作流程：
? 建立精準(zhǔn)的控制器及受控體模型，通常是從馬達、驅(qū)動器、感測器、及負載的元件庫開始
? 模擬系統(tǒng)行為以確認(rèn)控制器是否如預(yù)期般動作
? 產(chǎn)生C代碼及HDL供即時測試及完成
? 使用原型硬體來測試控制演算法
? 一旦控制系統(tǒng)已在原型硬體上透過模擬及測試，證實是符合需求的，即可將控制器佈局到最終的量產(chǎn)系統(tǒng)上.
MathWorks的產(chǎn)品包括了Control System Toolbox、SimPowerSystems，以及Simscape，它們能為線性控制系統(tǒng)的系統(tǒng)化分析、設(shè)計及調(diào)整，提供業(yè)界標(biāo)準(zhǔn)的演算法則及應(yīng)用，並提供元件庫及分析工具，供模型化及模擬跨越於機械、電子、水力及其它物理領(lǐng)域的系統(tǒng)。這些工具提供了能夠建立高真實性的受控體及控制器的模型化方法，以在進入實際完成前可以驗證控制系統(tǒng)的行為及性能。模擬環(huán)境是一個能夠用來驗證功能性邊界條件（functionality corner cases）及極端動作條件的完美場合，它能確保控制器已針對如此的情況準(zhǔn)備好，並也確保在真實狀況的動作下，設(shè)備與操作人員都很安全。
一旦控制系統(tǒng)已透過模擬環(huán)境中的嵌入編碼器及HDL編碼器工具加以完全確認(rèn)過，它就可以被翻譯成C代碼及HDL，並佈局到原型硬體來進行測試以及之後的最終量產(chǎn)系統(tǒng)上。此時，諸如定點及時序行為（timing behavior）需求之類的軟體與硬體的實施法（implementation）會明確化。自動代碼產(chǎn)生可協(xié)助減少從概念到實際系統(tǒng)完成、消除編碼錯誤、以及確保實際完成品能符合其模型等所需的時間。圖3描述了在Simulink中模型化馬達控制器，並將它轉(zhuǎn)換為最終量產(chǎn)系統(tǒng)的真實作業(yè)步驟。
第一個步驟是要在Simulink中模型化並模擬控制器及受控體（plant）。在此階段時，控制器演算法被分割為多個將以軟體來完成的方塊，以及多個將以可編程邏輯來完成的方塊。一旦分割及模擬完成，控制器模型會透過嵌入編碼器及HDL編碼器被轉(zhuǎn)換成C代碼及HDL。接著，Zynq基底的原型系統(tǒng)可確認(rèn)控制演算法的性能，並在進入量產(chǎn)階段前，幫助進一步調(diào)整控制器模型。到了量產(chǎn)階段時，自動產(chǎn)生出來的C代碼及HDL會被整合入複雜的量產(chǎn)系統(tǒng)框架。此一流程能確保當(dāng)控制演算法在達到量產(chǎn)階段時，它已被完整的驗證及測試過，因而提供了系統(tǒng)堅固可靠性上的高信心度。
使用ADI的Intelligent Drives Kit來完成快速原型
選擇正確的原型硬體是設(shè)計過程中的一個主要步驟，ADI的Intelligent Drives Kit（智慧型驅(qū)動器套件）能實現(xiàn)快速而有效率的原型製作。透過將Zynq-7000 All Programmable SoC ARM雙核Cortex-A9 + 28nm可編程邏輯，與最新一代的ADI高精確度資料轉(zhuǎn)換及數(shù)位隔離兩方的結(jié)合， Avnet Zynq-7000 All Programmable SoC / ADI Intelligent Drives Kit可實現(xiàn)高性能馬達控制及雙gigabit乙太工業(yè)網(wǎng)路的連結(jié)。此套件包含一Avnet的ZedBoard 7020 基板，以及ADI的AD-FMCMOTCON1-EBZ模組，此模組為完整的驅(qū)動系統(tǒng)，能為多種類型的馬達提供有效的控制。此外，此套件能經(jīng)由ADI的AD-DYNO1-EBZ動力計（dynamometer）驅(qū)動系統(tǒng)，也就是一種可用來測試即時馬達控制性能的動態(tài)可調(diào)負載，來加以擴展。AD-FMCMOTCON-EBZ模組包含了控制器及驅(qū)動電路板，如圖4所示。
| 圖4 : AD-FMCMOTCON1-EBZ的方塊圖 |
|
控制電路板是一款混合信號的FPGA小板卡（FPGA Mezzanine Card,FMC），被設(shè)計來透過低腳數(shù)（LPC）或高腳數(shù)（HPC）FMC接頭連接到任何Xilinx的FPGA或SoC平臺。它的特點有：
? 使用隔離的ADC來進行電流或電壓量測
? 隔離式Xilinx XADC介面
? 完全隔離型數(shù)位控制及回授信號
? 霍爾、差動式霍爾、編碼器及解角器（resolver）的介面
? 2-Gb乙太網(wǎng)PHY以實現(xiàn)高速工業(yè)通訊協(xié)定，如EtherCAT、ProfiNET、Ethernet/IP、或Powerlink
? FMC信號電壓調(diào)適介面，以便在所有的FMC電壓位準(zhǔn)上的無縫動作
隔離是任何馬達控制系統(tǒng)中的一項關(guān)鍵層面，藉以保護控制器及使用者。在控制電路板上完全的類比與數(shù)位信號的隔離，能確保FPGA平臺隨時受到保護，避免來自馬達驅(qū)動端的危險電壓。
驅(qū)動電路板包含了所有驅(qū)動馬達所需的電力電子，以及電流與電壓的感測及保護電路。此板的特點為：
? 在12-V到48-V的電壓範(fàn)圍及18-A的最大電流下，驅(qū)動BLDC（無刷直流）/PMSM（永磁同步馬達）/整流式直流/步進等各類馬達
? 動態(tài)煞車能力及整合的過電流與反電壓保護
? 使用隔離式ADC進行相位電流量測；可編程增益放大器將電流量測範(fàn)圍加以最大化
? 提供DC匯流排電壓、相位電流、及總電流回授信號給控制器電路板
? 整合BEMF零交叉（zero-crossing）偵測供PMSM或BLDC馬達的無感測器控制用
動力計（dynamometer）是一種可用來測試即時馬達控制性能的動態(tài)可調(diào)負載，它包含了兩個直接透過一牢固的連結(jié)而相互耦合的BLDC馬達。其中之一的BLDC馬達扮演負載的角色，且受控於動力計的嵌入控制系統(tǒng)；另一個馬達則是由ADI Intelligent Drives Kit驅(qū)動，如圖5所示。此系統(tǒng)，配備了一個能夠顯示有關(guān)負載電流及速度資訊的使用者介面，可容許設(shè)定不同的負載設(shè)置檔（profiles）。外部控制的實現(xiàn)，可透過Analog Discovery USB oscilloscope來進行負載信號捕捉， 並使用MathWorks的Instrument Control Toolbox來直接透過MATAB控制。
任何馬達控制系統(tǒng)的性能都會受到馬達電流及電壓量測品質(zhì)很大的影響。藉由使用高性能類比信號調(diào)節(jié)（conditioning）元件及ADCs，ADI Intelligent Drives Kit可提供精準(zhǔn)的電流及電壓量測。量測路徑如圖6所示，被區(qū)分為控制器及驅(qū)動電路板兩段。
相位電流的感測，是由量測跨在並聯(lián)分流（shunt）電阻上的電壓來完成。視ADC是否靠近並聯(lián)分壓電阻，會有兩種可能的量測通路來取得最佳的量測準(zhǔn)確度。如果ADC靠近並聯(lián)分壓電阻，信號通路會非常短且較不易有雜訊耦合（noise coupling）。因此並聯(lián)分壓電阻上的小差動電壓可由AD7401隔離式Σ-Δ調(diào)變器直接量測，而不需額外的介面與信號調(diào)節(jié)電路。
如果ADC遠離並聯(lián)分壓電阻，信號通路會很長且容易出現(xiàn)雜訊耦合，特別是來自電源供應(yīng)交換雜訊及馬達。此時就需特別注意，一定要確保在PC板上ADC與並聯(lián)分壓電阻之間的走線及信號調(diào)節(jié)電路須有適當(dāng)?shù)钠帘翁幚?。並聯(lián)分壓電阻上的小差動信號會被驅(qū)動電路板上的AD8207差動放大器加以放大，而此差動放大器設(shè)置於並聯(lián)分壓電阻附近以避免雜訊耦合。信號由全幅±125-mV的輸入範(fàn)圍被放大到±2.5-V，以盡量降低耦合雜訊的影響。
放大後的信號經(jīng)過使用AD8251增益可編程儀器放大器（programmable gain instrumentation amplifier，PGIA）所構(gòu)成的另一個放大器階段，以確保ADC所收到的輸入信號都能被適當(dāng)?shù)目s放調(diào)整以符合其輸入範(fàn)圍。經(jīng)放大的類比信號經(jīng)過接頭送往控制器板，此接頭包含了能將每一個類比信號的雜訊耦合降低到最小的屏蔽。來自驅(qū)動電路板的類比信號，透過ADA4084-2運算放大器被移回AD7401的輸入範(fàn)圍內(nèi).
電流及電壓回授信號鏈中的最重要部份，是AD7401A二次（2nd order）隔離式Σ-Δ調(diào)變器。此高性能ADC的特點，包括沒有漏失碼（missing codes）的16位元解析度、13.3有效位元數(shù)（effective number of bits， ENOB）、以及83-dB SNR。二線數(shù)位介面包含一20-MHz時脈輸入，以及一1-位元數(shù)位位元流輸出。ADC的輸出透過一sinc3數(shù)位濾波器來重建。規(guī)格書中針對16位元輸出及78kHz取樣率，提供了一濾波器的模型及HDL完成範(fàn)例，其輸出解析度及取樣率可藉由改變?yōu)V波器的模型及抽樣（decimation）來加以控制。雖然78-kHz取樣率可能對於許多應(yīng)用而言已很足夠，但有些情形會需要更高的速率。
在這些情形下，如圖7所示的濾波器組（filter bank）可以將系統(tǒng)的取樣率提高到真實16-位元資料的10MSPS。此濾波器組含有n個sinc3濾波器，並使用經(jīng)過T時間（sinc3濾波器傳遞時間除以n）的倍數(shù)延遲的取樣率。最後再由資料選擇器輸出週期與T相同的ADC碼。
相位電流量測也可以由Zynq XADC來進行。XADC信號量測鏈?zhǔn)褂霉潭繙y鏈的整個通路，並在AD7401 Σ-Δ調(diào)變器之後加入一Sallen-Key類比重建（reconstruction）濾波器。此濾波器是使用控制器電路板上的AD8646運算放大器所構(gòu)成。隔離式Σ-Δ調(diào)變器與類比重建濾波器的結(jié)合，提供了方便且低成本的方式來達到XADC輸入信號的類比隔離，而不需犧牲到量測的品質(zhì)。
ADI Intelligent Drives Kit包含了一組Simulink控制器模型、完整的Xilinx Vivado 框架（framework）、以及ADI Linux基礎(chǔ)架構(gòu)（infrastructure），讓使用者能夠進行設(shè)計馬達控制系統(tǒng)時所有需要的步驟，包括從模擬開始，經(jīng)過原型製作，一直到量產(chǎn)系統(tǒng)的完成。
有兩種控制器模型可供開始設(shè)計過程，一是六階（six-step）控制器，另一個則是PMSM場導(dǎo)向（field-oriented）的控制器。圖8所示是以最上層的角度來看這兩種控制器，六階控制器可實現(xiàn)BLDC馬達的梯形（trapzoidal）控制器，而FOC控制器則提供了一個可用來整合入控制系統(tǒng)的FOC核心。
受控體及控制性模型是在模擬階段中所創(chuàng)建出來的，而完整系統(tǒng)的動作行為會被模擬，以確認(rèn)控制器會依照預(yù)期的方式動作?？刂破髂Ｐ捅环指顬橛蒀代碼及由HDL所完成的元件，而諸如時序、定點（fixed-point）完成、取樣率、及環(huán)路次數(shù)等限制條件，則被明確定義以確?？刂破髂Ｐ蜁缤湓谟搀w實現(xiàn)中的方式動作。圖9顯示了六步控制器在軟體及HDL之間的分割。
一旦控制器經(jīng)由模擬加以完全確認(rèn)過，下一步就是要在硬體平臺上建立它的原型。由Zynq SoC所引導(dǎo)的工作流程，能夠從針對ARM核心及可編程邏輯而被分割為子系統(tǒng)的Simulink模型，產(chǎn)生出C代碼及HDL。藉由此工作流程，HDL編碼器會產(chǎn)生針對可編程邏輯所需的HDL，而嵌入編碼器則負責(zé)產(chǎn)生ARM所需的C代碼。MathWorks Zynq支援包能實現(xiàn)：（1）ARM可執(zhí)行碼的產(chǎn)生， 包括了來自模型且和AXI匯流排介接的演算法C代碼，以及（2）位元串流的產(chǎn)生，包括了來自模型且可和可編程邏輯接腳及AXI匯流排介接的HDL代碼。圖10為控制器的實現(xiàn)及與ADI Intelligent Drive硬體的關(guān)聯(lián)性。
| 圖10 : 在原型系統(tǒng)上實現(xiàn)的控制器 |
|
一旦位元流及可執(zhí)行碼被載入硬體，控制器的動作測試就可以開始。硬體迴路（hardware-in-the-loop，HIL）測試的執(zhí)行，是透過Simulink及運行開放源碼Linux OS的嵌入系統(tǒng)之間的乙太網(wǎng)路連結(jié)。諸如軸轉(zhuǎn)速之類的馬達參數(shù)可被Simulink所擷取，並與模擬的結(jié)果相比較，以確保真實完成的系統(tǒng)能符合模型。一旦控制演算法測試完成，控制器就可以被轉(zhuǎn)移到量產(chǎn)系統(tǒng)。
除了Intelligent Drives Kit，ADI也一併提供了完整的Vivado框架及Linux基礎(chǔ)結(jié)構(gòu)，可用在原型及最終量產(chǎn)上。支援Intelligent Drives Kit的Zynq基礎(chǔ)架構(gòu)。此可編程邏輯完成了用來與ADCs、位置感測器、及馬達驅(qū)動級等介接的IP核心。由HDL編碼器所產(chǎn)生用來代表馬達控制演算法的HDL，被整合到Analog Devices的IP中。所有的IP都有低速AXI-Lite介面可設(shè)置及控制，以及高速AXI-Streaming介面，以容許它們透過DMA通道將即時資料傳送到軟體階層。高速乙太網(wǎng)介面可使用ARM處理器系統(tǒng)的硬體MAC週邊，或是可編程邏輯中的Xilinx乙太網(wǎng)路IPs來完成。
ARM Cortex A9處理系統(tǒng)可運行由ADI提供的Ubuntu Linux，這包括與ADI Intelligent Drive硬體介面連接時所需的Linux IIO驅(qū)動程式、供監(jiān)視與控制用途的IIO Oscilloscope（Scope）使用者空間應(yīng)用程式、一可實現(xiàn)透過TCP進行即時資料採集和系統(tǒng)控制的libiio伺服器、在遠端電腦上執(zhí)行的客戶端（clients）程式、以及由嵌入編碼器產(chǎn)生的C代碼所構(gòu)成的選項使用者應(yīng)用程式。
所有的ADI Linux驅(qū)動程式都是基於Linux Industrial I/O（IIO）子系統(tǒng)， 此子系目前已包含在所有的主線（mainline）Linux核心（kernel）中。IIO Scope，一種由Analog Devices所開發(fā)且可以在Xilinx Zynq內(nèi)的雙ARM Cortex A9s上運行的公開源Linux應(yīng)用程式，能夠顯示從任何與Xilinx Zynq平臺連結(jié)的Analog Devices FMC卡取得的即時資料。此資料的顯示方式包括有時間域、頻率域、或是星座圖等。此程式支援以一些常用的檔案格式，如comma seperated values或，mat Matlab檔案等，將捕捉到的資料儲存起來並進行分析。IIO Scope提供了圖形化使用者介面，以改變或讀回Analog Devices FMC卡的設(shè)置。
Libiio伺服器可搭配上遠端電腦上所運行的用戶端程式，實現(xiàn)透過TCP的即時資料擷取及系統(tǒng)控制。此伺服器在Linux下的嵌入目標(biāo)（embedded object）上運行，並管理介於目標(biāo)及遠端用戶間的TCP上即時資料交換。IIO用戶可做為系統(tǒng)目標(biāo)，並被整合入原始MATLAB及Simulink應(yīng)用中。HDMI輸出被用來在監(jiān)視器上顯示Linux介面，而鍵盤及滑鼠則可接到系統(tǒng)的USB2.0埠。
由ADI為Intellignet Drives Kit提供的Linux軟體及HDL基礎(chǔ)架構(gòu)，再搭配上由MathWorks及Xilinx提供的工具，對馬達控制應(yīng)用的原型建立是一理想的套件。它們也包含了可量產(chǎn)化的元件， 可被整合入最終控制系統(tǒng)，來協(xié)助降低從概念到量產(chǎn)所需的時間與成本。
結(jié)論
本文說明了以FPGA完成現(xiàn)代化馬達控制系統(tǒng)的需求與趨勢，以及由MathWorks、Xilinx和ADI等公司所推出的工具與系統(tǒng)，以便符合其限制並協(xié)助推動更有效及精準(zhǔn)的馬達控制解決方案。藉由將MathWorks所提供的模型化 的設(shè)計與自動代碼產(chǎn)生工具，與高能力的Xilinx Zynq SoC及ADI提供的隔離、功率、信號調(diào)節(jié)及量測解決方案兩者的結(jié)合，馬達驅(qū)動系統(tǒng)的設(shè)計、驗證、測試及完成可以比以往更有效率， 從而改善馬達控制性能並縮短產(chǎn)品上市的時間，ADI Intelligent Drives Kit與Avnet Zynq-7000 All Programmable SoC的搭配，能夠為使用MathWorks的Simullink所設(shè)計出來的馬達控制演算法，提供一極佳的原型開發(fā)環(huán)境。Intelligent Drives Kit包含了一套參考設(shè)計[4]，為任何想要評估此系統(tǒng)的使用者提供一起始點，並協(xié)助開啟任何的新馬達控制專案。
（本文作者Andrei Cozma 及 Eric Cigan任職於亞德諾半導(dǎo)體）
參考文獻
[1] Hill,Tom “Motor Drives Migrate to Zynq SoC with Help from Matlab.” Xcell Journal,Issue 87, Second Quarter 2014.
[2] O’Sullivan, Dara,Jens Sorensen,and Anders Frederiksen.“Model Based Design Tools in Closed Loop Motor Control.”PCIM Europe,2014.
[3] Corradi,Dr.Giulio.“FPGA High Efficiency, Low Noise Pulse Frequency Space Vector Modulation—Part I.” EDN Network,October 04, 2012.
[4] AD-FMCMOTCON1-EBZ User Guide.
