15年前，連接網(wǎng)路最常見的方式是透過類比訊號數(shù)據(jù)機，經(jīng)由標(biāo)準(zhǔn)電話語音通道發(fā)送資料。由于此技術(shù)采用已部署的標(biāo)準(zhǔn)雙絞電話線，且無須在最終端的技術(shù)做任何更改，加上價格低廉，因此迅速主導(dǎo)通訊市場。就如同所想像的，無須挖路鋪線或改變電信局，故使此方式更具吸引力！
數(shù)據(jù)機的最快速度為56Kbps。為何是56Kbps？為何速度無法再更快？簡單來說：這在「理論上」是無法實現(xiàn)的。由于此理論的局限，為ADSL技術(shù)發(fā)展提供了更多空間??。
類比訊號數(shù)據(jù)機使用經(jīng)ITU-T委員會嚴(yán)格制訂的標(biāo)準(zhǔn)化現(xiàn)有語音通道。該通道具頻寬限制（4KHz，包含保護(hù)頻寬，如圖1），因此在進(jìn)入Muldex (多工器/解多工器)前，需在電信局進(jìn)行硬體濾波。而Muldex則是用來連接電信局與電話的設(shè)備。
透過4KHz類比頻道傳輸?shù)淖畲筚Y料速率為何？此問題的答案便是了解ADSL的關(guān)鍵。
Claude E Shannon于1948年給予正確答案：「取決于通道的雜訊等級」。只要雜訊等級夠低，就能以任意的位元速率進(jìn)行傳輸。此結(jié)果有時會讓我們訝異，然而實際上，Shannon更精確地以量化方式，透過給予最大化的通道頻寬速率與雜訊等級使其進(jìn)行相連。
ITU-T規(guī)范語音通道的頻寬和雜訊等級，并限制雙絞電話線實際的最大位元速率；而56Kbps則相當(dāng)接近通道容量。
ADSL并未使用標(biāo)準(zhǔn)語音通道，而是透過另一種通道，使其打破語音通道的 Shannon限制。
在電話系統(tǒng)中，每位使用者皆透過雙絞線連接至電信局，而雙絞線的使用時間很短，只在通話時才會用到，并僅占用低于4KHz的通道頻寬。
而高于4KHz的頻寬顯然未被使用。 ADSL使用未被利用的頻寬，并將低于4KHz的通道頻寬留給標(biāo)準(zhǔn)語音通道，讓使用者可在進(jìn)行電話語音通話的同時交換資料。
ADSL通道有多寬，雜訊有多大？這方面并未標(biāo)準(zhǔn)化，而這也是為什么每個 ADSL數(shù)據(jù)機都會在啟動時測量線路雜訊，并根據(jù)使用者通道狀況建立最佳位元速率，如圖2所示。
| 圖2 : 運用4KHz以上的頻寬透過雙絞線傳輸ADSL資料 |
|
每個使用者連接電信局的速度取決于通道本身，而使用者在家可透過ADSL數(shù)據(jù)機的控制臺得知其線路速率。
ADSL是個完美的構(gòu)想，不僅能善加利用已埋在地下的線路，并在無需對最終端做任何的修改下，使原有的電話還能與新技術(shù)相容。使用者僅需在家里安裝一個濾波器(即「分歧器」)，便能將電話語音頻寬與ADSL頻寬分離，而此方式更簡單且便宜。
電信局中的每條線路亦配有類似的濾波器，其可將語音通道連接到Muldex，并將線路的高頻寬部分連接至僅處理資料的新設(shè)備上，名為DSLAM(數(shù)位用戶線路接取多工器)。電信業(yè)者只需在每個接近Muldex位置的電信局中建立一個DSLAM，即可提供ADSL服務(wù)。
DSLAM是一臺具類比前端的純資料通訊設(shè)備，其收集來自廣大使用者的所有ADSL資料，而這些資料通常會被送到FPGA進(jìn)行處理，并匯整至乙太網(wǎng)路中。
| 圖3 : ADSL架構(gòu)可作為以前純語音網(wǎng)路的「升級」版 |
|
高速乙太網(wǎng)路通常連接到網(wǎng)路或經(jīng)SDH或OTN傳輸。 ADSL的標(biāo)準(zhǔn)一直不斷演進(jìn)，而用于連接網(wǎng)路的DSLAM后端連結(jié)則根據(jù)不同的網(wǎng)路配置而可有多種選擇，如乙太網(wǎng)路、XAUI、SDH和OTN等。
這些是使用FPGA的理想條件，因其可建立完全可編程設(shè)計的后端連接，并利用可編程設(shè)計元件，達(dá)到不斷演變的ADSL標(biāo)準(zhǔn)。如同賽靈思Vivado設(shè)計套件中的IP Catalog進(jìn)行驗證一樣，僅需點擊按鈕即可在賽靈思FPGA中建立幾乎所有資料的通訊標(biāo)準(zhǔn)。
ADSL架構(gòu)看起來如此出色，特別是其可以自然地升級電話網(wǎng)絡(luò)，但ADSL仍有其局限性，而人們卻還想有更多的需求，這也是為什么市場會朝向PON(無源光纖網(wǎng)路)的技術(shù)發(fā)展。
ADSL的局限由Shannon理論來決定。若透過雙絞線讓ADSL超過15Mbps是不容易的，這并非為ADSL技術(shù)本身的限制，而是從用戶到電信局間的平均距離所產(chǎn)生的限制。若想提升速度，便必須改變最終端，并同時降低改變所需的成本。當(dāng)然，我們可向每位用戶提供SDH (乙太網(wǎng)路的傳輸方式)以滿足這些需求，但此方式的價格過于昂貴。而PON則是解決此問題的最佳方案，因該技術(shù)能在升級成本、效能及最終端往返成本間取得最佳平衡。
以下為PON的詳細(xì)工作內(nèi)容。
電信業(yè)者將一條光纖通到距離客戶半徑幾百公尺的「路邊」，且并非提供予每位用戶一條光纖，而是利用一條光纖來代替數(shù)十條的雙絞線。透過無源光纖分歧器提供光纖給每位使用家庭，并受加密演算法限制，因此用戶僅能使用來自電信局分配屬于自己的多點傳送資料。
如圖4所示，從每位用戶的家庭光纖連接到無源分歧器，再被連接到電信局的單條光纖上。而電信局內(nèi)負(fù)責(zé)從光纖接收資料的設(shè)備稱為OLT(光線路終端)。此架構(gòu)與ADSL截然不同。 PON的優(yōu)勢在于街道上的接線盒是被動式且具光纖功能。 PON技術(shù)的關(guān)鍵優(yōu)勢是不含主動元件，因此能協(xié)助廠商維護(hù)成本降至最低。
此方法的缺點在于電信業(yè)者必須將原有的雙絞線換成有限數(shù)量的光纖。而為了降低更換成本，且不得不降低效能作為代價，因此在許多國家PON多以混合技術(shù)的形式搭建。用戶透過ADSL連接到路邊的接線盒，而從路邊到OLT則是透過光學(xué)連接。
ADSL可透過采用此混和方案提升速度，原因是DSLAM不在電信局內(nèi)，而是與用戶僅幾百公尺的距離。唯一的缺點是，在路邊的混和接線盒現(xiàn)在有效是因為安裝小型DSLAM。
PON展現(xiàn)出成本與效能間的平衡，然而這并非像先前56Kbps數(shù)據(jù)機一般，是技術(shù)上的最佳解決方案，但PON在未來將可持續(xù)發(fā)展。
OLT的前端為其另一個關(guān)鍵技術(shù)。在上行方向，所有用戶都透過被動式光纖分歧器連接至相同的接收器。由于用戶共用一條通向OLT的光纖，因此必須進(jìn)行突波，一次傳輸一批。所有突波均在相同頻率下倚賴用戶之階段進(jìn)行操作。 OLT接收器在每次突波開始時，會重新同步其傳輸階段，以正確接收資料。
每次突波前皆有一個特定模式稱之為前導(dǎo)碼，其能協(xié)助OLT鎖定每一次的突波。而OLT的前端接收器則稱為「BCDR」(突發(fā)式時脈及資料恢復(fù))單元。
增加前導(dǎo)碼時間可更容易地設(shè)計BCDR，但較長的前導(dǎo)碼將明顯降低上行頻寬的效率。 BCDR是OLT的關(guān)鍵元件，其直接影響PON線路的上行效率，并進(jìn)而影響PON電信業(yè)者的每位元收入。
賽靈思的FPGA技術(shù)在OLT中相當(dāng)普遍，不僅如DSLAM般使用在后端，更可運用于前端。透過賽靈思UltraScale All Programmable元件系列提供最全面的BCDR解決方案。這些解決方案可操作于1.25 Gbps和2.5 Gbps之間。每個UltraScale SerDes埠，包含最低速度等級，皆提供此兩種速率，因此，UltraScale元件系列已成為GPON、XGPON 和 NGPON2 OLT的可擴(kuò)展平臺，并具備用于未來設(shè)計的附加功能。
具體來說，BCDR采用32位元固定鎖定時間以實現(xiàn)高效能上行通訊，其功能超越ITUT G984、G987和G989的規(guī)范。此外，BCDR配有操作說明和附件，以協(xié)助用戶解決以下問題：
如何模擬 BCDR？
對于整合型電信業(yè)者而言，首要問題是選擇產(chǎn)品。 BCDR只能在PON環(huán)境中測試，而PON便是整合型電信業(yè)者的產(chǎn)品，但不可能先開發(fā)產(chǎn)品，再驗證BCDR。若在開發(fā)周期結(jié)束后才發(fā)現(xiàn)BCDR未達(dá)預(yù)期結(jié)果，那么將會出現(xiàn)何種情況？
這是賽靈思推出以BCDR為基礎(chǔ)架構(gòu)的原因。連同BCDR，即可獲得一個具有封包產(chǎn)生器和封包檢驗器的完整模擬測試平臺，并用其證明BCDR得以正確運行。
此外，該開發(fā)環(huán)境不僅能測試BCDR，還能加壓于它，并發(fā)掘其終極效能。下述為一些實例：
? 產(chǎn)生多個ONU
? 可強制讓ONU運行于「錘子」模式，使封包至封包的階段始終維持0.5%的UI，以確保BCDR完全不受波動的影響。
? 當(dāng)多幀封包重啟時，錘子模式下產(chǎn)生的所有封包皆需移動1微微秒，以確保BCDR階段檢驗器沒有死角，而鎖定時間則始終維持短且明確的32位元。
? 可于0-8K+間更改封包的前導(dǎo)碼長度，如此將能同時滿足最嚴(yán)格的ITU.T PON和較寬松的IEEE PON要求。
圖5描述XAPP1277 中與BCDR搭配所提供的模擬環(huán)境架構(gòu)。
| 圖5 : 與BCDR搭配所提供的模擬環(huán)境 |
|
該模擬環(huán)境需透過腳本運行。無需編寫任一行代碼，即可在數(shù)分鐘后看到波形。該環(huán)境主要提供予想選擇特定產(chǎn)品，但尚未整合該產(chǎn)品的客戶。
對于硬體廠商而言，軟體壓力測試架構(gòu)便是一個非常好的起點。然而，需看到硬體在作業(yè)時，這正是第二個BCDR架構(gòu)的工作；該架構(gòu)使用Kintex UltraScale FPGA的KCU1250描述性套件。該架構(gòu)在硬體中不斷生成并檢驗封包，以避免任何錯誤或丟失任何封包。
如何使用Demo卡模擬PON環(huán)境？如何用1個BCDR進(jìn)行錘子模式測試？
上行資料總以雙倍速率合成，而TX串列器總在每個上行位元產(chǎn)生兩個同樣的位元。如此，在架構(gòu)層面，硬體架構(gòu)可在任兩個連續(xù)封包之間，模擬一個0.5UI差別，此亦為PON環(huán)境中最差的情況。硬體架構(gòu)透過在任意兩個封包之間，插入一個最差情況，以對BCDR施壓。
該架構(gòu)中的負(fù)載量是被截短的PRBS，其于每個封包的定義后重新開始。若BCDR跳過任何一個封包，將會在負(fù)載量上產(chǎn)生錯誤。
同時亦可在運行中更改前導(dǎo)碼長度。
整個硬體測試平臺可支援腳本編寫，并將Vivado硬體分析器內(nèi)建其中，使其具備一套完整的控制功能，如圖6所示：
除了錘子模式測試、錯誤饋入和累積外，亦可在運行中更改很多SerDes和BCDR特性，例如數(shù)位頻寬等。
對不熟悉FPGA技術(shù)的使用者來說，SerDes配置則是另一個會讓使用者感到困惑的地方。因此BCDR架構(gòu)提供了使用說明，一步步介紹如何配置SerDes，并說明用戶要如何設(shè)置PON OLT介面。圖7顯示「GT(GT收發(fā)器)向?qū)?GUI」示意圖，展示架構(gòu)如何指導(dǎo)配置，以及如何避免硬體復(fù)雜性：
| 圖7 : 用于設(shè)置多速率OLT介面的SerDes配置。 |
|
這些技術(shù)讓使用者僅需透過GUI便能選擇如BCDR般復(fù)雜的產(chǎn)品。原則上，即使不了解基礎(chǔ)技術(shù)細(xì)節(jié)也能做這些工作。
一旦對BCDR完成評估，硬體測試平臺將成為啟動實際項目的最佳起點。僅需刪除Demo封包的產(chǎn)生器/檢驗器，并用真實的PON MAC替代這些模組，即可嵌入BCDR。
（本文作者Paolo Novellini、Antonello Di Fresco任職于Xilinx賽靈思公司）
