藉由市場(chǎng)追求更高效能和功率密度電源供應(yīng)器及提高交換頻率的需求，從而促進(jìn)數(shù)位控制器能因應(yīng)市場(chǎng)趨勢(shì)的變化。專為電源供應(yīng)器應(yīng)用的Microchip dsPIC33EP ‘GS’系列數(shù)位訊號(hào)控制器是一項(xiàng)主要範(fàn)例。這些裝置已經(jīng)引進(jìn)可縮短線性差分方程式（LDE）的執(zhí)行時(shí)間和降低整體系統(tǒng)延遲的全新功能。這些功能有助於提升控制迴路的取樣率並緩解相位誤差，進(jìn)而可提升迴路增益效能。

在數(shù)位電源供應(yīng)器單元（PSU）中，有數(shù)個(gè)因素會(huì)影響微控制器專屬的迴路增益效能。這些因素包含最大取樣率、執(zhí)行補(bǔ)償器演算法所需時(shí)間、類比至數(shù)位轉(zhuǎn)換器（ADC）的取樣/轉(zhuǎn)換時(shí)間和微控制器作業(yè)速度。對(duì)於峰值電流模式控制轉(zhuǎn)換器，比較器速度和控制數(shù)位到類比控制器（DAC）的準(zhǔn)確度/速度也會(huì)對(duì)PSU迴路增益效能造成影響。選取特定應(yīng)用的微控制器時(shí)，必須考量這些所有項(xiàng)目。讓我們看看Microchip的dsPIC33EP ‘GS’裝置如何協(xié)助新一代的電源供應(yīng)器提升迴路增益效能。

提升作業(yè)頻率

新型dsPIC33EP裝置最引人注意的功能是可提升作業(yè)頻率。新型dsPIC33EP裝置的作業(yè)頻率已提升至70 MHz，對(duì)現(xiàn)有的dsPIC33FJ裝置而言，最高可提升每秒3000萬條指令（MIPS）。如果我們使用以250 kHz速率執(zhí)行60條指令的控制迴路，則這會(huì)消耗總計(jì)為15 MIPS或是dsPIC33FJ裝置上可用資源的37%。

以相同的取樣頻率執(zhí)行時(shí)，此相同的控制迴路程式碼只會(huì)消耗新型dsPIC33EP處理器上可用CPU資源的20%。如果移轉(zhuǎn)至新型dsPIC33EP裝置後消耗相同百份比的MIPS，則能夠讓控制迴路以350 kHz的速率執(zhí)行。進(jìn)一步分析顯示相位誤差在指定的交越頻率處降低29%。請(qǐng)參閱圖1以計(jì)算交越頻率處因?yàn)槿铀碌南辔徽`差。

圖1 : 因?yàn)槿铀碌南辔徽`差

在大多數(shù)使用數(shù)位補(bǔ)償器的PSU中，功率級(jí)的控制通常是由簡(jiǎn)單的LDE所管理。雖然LDE方法為人所知且普遍使用，但數(shù)位實(shí)施有益於實(shí)施非線性控制演算法。然而，非線性技術(shù)不屬於本文的討論範(fàn)圍。

LDE的大小取決於用於將持續(xù)頻率功能轉(zhuǎn)換為離散頻率功能（向前/向後Euler、雙線性轉(zhuǎn)換等）的補(bǔ)償器順序和方法。簡(jiǎn)而言之，LDE是使用控制誤差與先前控制輸出之線性組合而產(chǎn)生電流控制輸出的數(shù)學(xué)演算式。請(qǐng)參閱圖2以查看3P3Z線性差異方程式的範(fàn)例。

圖2 : 3P3Z線性差異方程式

可以看見對(duì)於3P3Z補(bǔ)償器而言，必須執(zhí)行七次乘法和加法，才能決定所需的控制輸出。這類型的算式非常適合dsPIC33裝置的結(jié)構(gòu)。可以使用乘法累積（MAC）在七個(gè)單一週期指示中處理這些指示。但仍然會(huì)有其他軟體額外負(fù)荷，包含：對(duì)工作暫存器入棧/出棧、從工作暫存器載入/取出資料、重設(shè)陣列，以及鉗位/換算控制輸出。這項(xiàng)額外負(fù)荷可能影響控制迴路執(zhí)行率，因而導(dǎo)致相位邊限減少。

備用工作暫存器

如之前內(nèi)容所示，增加了MIPS之後，控制迴路的執(zhí)行時(shí)間稍微減少了一點(diǎn)點(diǎn)。但是，這可能因?yàn)樾滦蚫sPIC33EP ‘GS’裝置和新增的備用工作暫存器而有更顯著的進(jìn)展。這些裝置可整合額外兩組15個(gè)工作暫存器，而且可持續(xù)保留。這代表可在裝置初始化階段，將鉗位限制、換算因數(shù)、係數(shù)指針等資料預(yù)先載入至適當(dāng)?shù)膫溆霉ぷ鲿捍嫫髦小?/span>

這些暫存器組可與特定中斷優(yōu)先等級(jí)產(chǎn)生關(guān)聯(lián)，而此等級(jí)只有控制迴路軟體能夠存取。之後，這可消弭在堆疊上對(duì)工作暫存器入棧/出棧，而且減少執(zhí)行補(bǔ)償器演算法時(shí)將資料導(dǎo)入工作暫存器時(shí)的額外負(fù)荷。圖3是如何使用Microchip的硬體加速補(bǔ)償器功能而成功利用備用工作暫存器組的範(fàn)例。重要的是記住特定指令（需要對(duì)資料存儲(chǔ)位置施加限制）需要特定暫存器。

圖3 : 備用工作暫存器範(fàn)例

讓我們考量備用工作暫存器對(duì)於高頻率控制迴路之MIPS耗用量的影響。dsPIC33FJ裝置上的補(bǔ)償器演算法之前每隔一個(gè)交換週期呼叫一次，而現(xiàn)在每個(gè)交換週期呼叫一次且仍然利用相同百分比的MIPS。

圖1中呈現(xiàn)因?yàn)槿映绦蛩碌南辔徽`差。相位衰退的數(shù)量取決於交越頻率和取樣頻率。因此，如果取樣率翻倍成長(zhǎng)，相位衰退就會(huì)減少為一半。這代表使用備用工作暫存器時(shí)，相位誤差會(huì)因?yàn)檠b置運(yùn)作速度降低50%而減少29%。

若要舉例說明因?yàn)槿宇l率所致的相位誤差減少現(xiàn)象，請(qǐng)考慮使用取樣頻率為175 kHz且頻寬為10 kHz的系統(tǒng)，如此相位誤差會(huì)以大約10度左右計(jì)算。取樣頻率為350 kHz的相同系統(tǒng)只會(huì)有5度的相位誤差。與dsPIC33FJ裝置相較之下，可在利用相同百分比的MIPS的同時(shí)透過dsPIC33EP裝置達(dá)到此額外相位邊限。

範(fàn)例顯示可使用備用工作暫存器和提升dsPIC33EP裝置的運(yùn)作速度來提升取樣頻率，從而降低相位誤差。接下來，我們會(huì)討論可提升相位邊限的其他裝置特定周邊設(shè)備和技術(shù)，從而提升迴路增益效能。

dsPIC33EP ‘GS’裝置系列包含新型12位元ADC，其可整合多個(gè)逐次求近暫存器（SAR）核心。裝置可同時(shí)取樣多個(gè)類比輸出，而且可在少於300 ns的情況下?lián)碛袑俚?2位元結(jié)果。專屬的SAR核心會(huì)持續(xù)追蹤輸入訊號(hào)，這代表不需要任何取樣時(shí)間。ADC看見觸發(fā)事件時(shí)，便會(huì)自動(dòng)啟動(dòng)轉(zhuǎn)換程序。請(qǐng)記住，雖然取樣/轉(zhuǎn)換時(shí)間看似會(huì)造成控制迴路的延遲，但可最大程度地降低整體取樣/轉(zhuǎn)換延時(shí)，因此有益於相位邊限誤差。

關(guān)於ADC的一個(gè)特殊功能是可在轉(zhuǎn)換完成之前產(chǎn)生中斷。使能時(shí)，此ADV提早中斷功能有助於降低從ADC完成轉(zhuǎn)換到啟動(dòng)控制迴路軟體（中斷）期間的中斷延時(shí)。最大可選取提早中斷時(shí)間是8個(gè)ADC時(shí)鐘（Tad）。以最快速的傳輸量進(jìn)行時(shí)，這可將進(jìn)入補(bǔ)償器演算法的時(shí)間減少114 ns。這是降低控制迴路軟體中總延時(shí)的另一個(gè)方法。請(qǐng)參閱圖4以瞭解ADC提早中斷的詳細(xì)資料。

圖4 : ADC提早中斷時(shí)序

另一個(gè)ADC模組功能是納入多個(gè)數(shù)位補(bǔ)償器，這些補(bǔ)償器可設(shè)定為在轉(zhuǎn)換類比結(jié)果處於指定限制組範(fàn)圍外（或範(fàn)圍內(nèi)）時(shí)提供中斷。這可能看起來不像會(huì)直接影響取樣頻率，但確實(shí)是絕對(duì)會(huì)造成影響的功能。從CPU卸載軟體且只在錯(cuò)誤情況下執(zhí)行時(shí)，則會(huì)使用數(shù)量較少的MIPS。這代表我們可以提升控制迴路的取樣率。這具有高度軟體依存性，而且並非所有應(yīng)用都能利用這項(xiàng)新功能。但若是提到輸入電壓及溫度監(jiān)控等範(fàn)例，其可降低CPU工作負(fù)荷。

若要減少從ADC觸發(fā)到控制輸出寫入事件甚至更早之前的時(shí)間，則可使用PWM ISR，而非ADC中斷服務(wù)常式（ISR）及ADC提早中斷功能。在一般使用個(gè)案中，PWM會(huì)觸發(fā)ADC以啟動(dòng)轉(zhuǎn)換，但現(xiàn)在其也會(huì)同時(shí)產(chǎn)生自己的中斷事件。將補(bǔ)償器演算法放置在PWM ISR內(nèi)部時(shí)，軟體會(huì)先開始執(zhí)行補(bǔ)償器演算法，然後才取得ADC可提供的電流反饋資料。在軟體執(zhí)行和ADC轉(zhuǎn)換完成之間，大約有143 ns。

這代表微控制器以最大裝置頻率運(yùn)作時(shí)，需要至少先放置10個(gè)指令，然後再讀取ADC結(jié)果緩衝區(qū)。如果補(bǔ)償器演算法是以可使用此技術(shù)的方式建構(gòu)而成，則可將進(jìn)入補(bǔ)償器常式的時(shí)間減少45%。請(qǐng)參閱圖4以取得關(guān)於PWM中斷服務(wù)常式的提早中斷時(shí)序範(fàn)例。請(qǐng)注意，此方法僅適用於專屬SAR核心的可預(yù)測(cè)時(shí)序。

補(bǔ)償器演算法結(jié)構(gòu)

補(bǔ)償器演算法的結(jié)構(gòu)對(duì)於更新控制輸出變數(shù)所耗費(fèi)的時(shí)間至為關(guān)鍵。有了備用工作暫存器，就能以下列方式撰寫演算法：在更新控制輸出之前，只需要將電流誤差乘以係數(shù)B0，然後將結(jié)果加到來自先前週期的累積輸出。當(dāng)然，仍然會(huì)有回溯正規(guī)化及鉗位，但這可大幅降低控制輸出寫回時(shí)間，而不需要專屬累積器。圖5顯示如何排列補(bǔ)償器演算法以實(shí)現(xiàn)最快速更新時(shí)間的範(fàn)例。在輸入補(bǔ)償器演算法時(shí)，控制輸出寫回時(shí)間現(xiàn)在可在少於300 ns的時(shí)間內(nèi)發(fā)生。這對(duì)於下列章節(jié)的實(shí)用性也越趨明朗。

圖5 : 3P3Z硬體加速補(bǔ)償器區(qū)塊圖

現(xiàn)在讓我們考量相位誤差時(shí)這些所有不同的功能。在電壓模式控制及平均電流模式控制系統(tǒng)中，能以50%的關(guān)閉時(shí)間取樣輸出電容器電壓或電感器電流。最常見的方法是在50%開啟時(shí)間時(shí)取樣，可先提供足夠時(shí)間來處理控制演算法，然後再開始下一個(gè)PWM週期。

對(duì)於上述提及的所有功能，可以輕鬆地在關(guān)閉時(shí)間取樣控制反饋訊號(hào)並寫回控制輸出，然後再開始下一個(gè)PWM週期。圖6顯示跨交換頻率之範(fàn)例實(shí)施的估計(jì)工作週期限制，而圖7則舉例說明50%關(guān)閉時(shí)間的時(shí)序圖。相位邊限的增加取決於工作週期，但如果平均為50%工作週期，則與50%開啟時(shí)間測(cè)量相較之下，相位誤差會(huì)減少一半。

圖6 : 不同觸發(fā)配置的最小/最大開啟時(shí)間關(guān)係

dsPIC33EP ‘GS’裝置具有立即更新模式，在使能時(shí)可在電流週期中更新PWM參數(shù)（也寫入特殊功能暫存器（SFR）時(shí)）。這適用於解析度均為1 ns的相位、週期、死區(qū)和工作週期。在50%關(guān)閉時(shí)間案例中，曾提及控制輸出的寫回必須發(fā)生在下一個(gè)PWM週期開始之前，而且這會(huì)限制特定交換頻率適用的最大開啟時(shí)間值。使能立即更新時(shí)，則不屬於此情形。此功能現(xiàn)在允許工作週期限制及/或交換頻率限制進(jìn)一步增加，如此有助於再次降低相位邊限誤差。圖7舉例說明兩個(gè)50%關(guān)閉時(shí)間實(shí)施情況的時(shí)序。

圖7 : 50%開啟/關(guān)閉時(shí)間觸發(fā)時(shí)序圖

降低相位邊限誤差的最佳個(gè)案是在50%開啟時(shí)間時(shí)取樣控制反饋訊號(hào)，同時(shí)確保新的控制輸出已套用至目前PWM週期的後沿。這是指正根據(jù)補(bǔ)償器輸出來更新PWM工作週期的作用邊緣，且此補(bǔ)償器是剛剛在相同PWM週期中呼叫過。這可提供數(shù)位系統(tǒng)中可能最佳的相位邊限。

請(qǐng)注意，雖然這是最佳使用個(gè)案，但因?yàn)樽疃涕_啟時(shí)間的限制，而無法在所有應(yīng)用中實(shí)施。請(qǐng)參閱圖6以取得最短開啟時(shí)間，作為跨不同交換頻率之交換期限的百分比。例如，如果以100 kHz提升PFC交換，最短開啟時(shí)間需求將稍微少於10%的期限。最小工作週期在交流電源電壓的峰值（額定220V輸入電壓）發(fā)生時(shí)，工作週期需求大約是22%，因此可預(yù)留大量系統(tǒng)餘裕，在控制輸出發(fā)生巨大變化時(shí)進(jìn)行立即更新。

當(dāng)輸入電壓進(jìn)一步增加時(shí)，立即更新便開始看似週期更新即將結(jié)束，因而減少相位邊限。但是，這會(huì)在正常情況以外的情形發(fā)生。圖7也顯示與50%開啟時(shí)間觸發(fā)配置相較之下，50%開啟時(shí)間觸發(fā)使用個(gè)案的時(shí)序圖。

已使用同步降壓轉(zhuǎn)換器執(zhí)行範(fàn)例，其中整合了本文中討論的所有技術(shù)。結(jié)果顯示取樣率從每隔一個(gè)PWM週期（175 kHz）增加為每個(gè)PWM週期（350 kHz），而不需要更多MIPS，已撰寫補(bǔ)償器來快速寫回控制輸出變數(shù)，已產(chǎn)生PWM中斷來處理控制迴路，而且已使能50%開啟時(shí)間搭配即時(shí)更新。

觀察到的結(jié)果是相位邊限大約增加16度。迴路增益效能已開始呈現(xiàn)邊限穩(wěn)定的狀態(tài)且只有46度的相位邊限，而且結(jié)束時(shí)非常接近62度的類比相應(yīng)物。本文所述降低相位誤差之技術(shù)雖非一體適用；但適用於廣泛的設(shè)計(jì)且可增強(qiáng)某種程度的迴路增益效能。

（本文作者Alex Dumais任職於 Microchip Technology）